高级SOC版图设计（P&R）方法培训

课程目标：

使学员能够在掌握P&R的基础上，解决设计中的实际问题，并能掌握解决问题的基本思想方法，提高解决问题的能力。

学员要求：

具有版图知识和有一定的P&R的经验，对时序分析能基本了解。

课程概况：

不仅仅局限于EDA工具的讲解，对于floorplan , placement ,CTS, routing , timing , IR_drop , sign-off等阶段做实际经验性的系统性分析和理解，更重要的是实际研发设计过程中的方法的学习。

课程内容及时间安排：

1 Day  2013年5月16日

主要内容：

1、APR流程介绍，在此基础之上深入理解包括速度，面积，功耗的评估及在不

同优先级下的策略和实现方法。

2、时钟树的功耗优化与时序收敛及单元利用率的折中。

3、高密度设计的分析及实现技巧。

分析讲解包括delay/transition/power/EM/IRdrop/xtalk的计算方法和结果分析及改进方法。

2 Day  2013年5月17日

主要内容：

1、            低功耗设计的概念和设计方法。

包括门控时钟，多域值，多电源域，电源关断等技术的讲解。

2、结合实验理解基于UPF的低功耗设计流程。

 3 Day  2013年5月18日

1、多模式同步优化的方法讲解，MMMC在各个阶段的注意事项和特点分析。

2、结合实验理解课程内容。

3、集中解答学员在项目实践中遇到的具体问题。

工具平台：

IC Compiler 2010.03-SP3

上课地点

苏州工业园区金鸡湖大道1355号国际科技园二期E401大机房

培训费用

请参加学员提供身份证、毕业证、劳动合同复印件，享受政府补贴后总计3000元/人（费用包括高级职业资格证书认证费，教材费，午餐费）。

师资介绍

李老师   物理设计部经理、项目经理、资深工程师、讲师

十五年以上后端设计经验，熟悉从RTL到GDSII的物理设计全流程。

就职于某世界知名IC设计大公司10年，任物理设计部部门经理。带领团队开发过数款千万门级通信及多媒体SOC芯片。工艺涵盖180nm到65nm 。有30次以上成功流片经验。

报名表点击下载

 咨询电话： 邹老师 0512-62889031 韩老师 62889079