


高性能验证平台 Questa

Questa 是 Mentor Graphics 公司基于多项行业领先技术、支持业界所有标准、面向复杂大规模 ASIC/SoC 验证而推出的完整的验证平台,同时 Questa 也是目前市场上单一引擎的高性能验证解决方案,全面整合了包括测试自动化、ABV 以及 CDV 等在内的最新一代的验证新技术,同时 Questa 也构成 Mentor Graphics 公司可扩展验证解决方案 (Scalable Verification) 的重要组成部分。

Questa 的主要技术特征：

- ✧ 单一内核仿真器支持 SystemVerilog、SystemC、PSL、VHDL 和 Verilog
- ✧ 支持包括 PSL 和 SystemVerilog 在内的基于断言的验证
- ✧ 约束随机激励产生支持测试自动生成
- ✧ 覆盖率驱动的验证技术提升了可预见性以及验证生产力
- ✧ 支持 SystemVerilog 和 SystemC 的高层次设计
- ✧ 高性能的 RTL 和门级优化
- ✧ 功能强大并且直观易用的图形用户界面 (GUI) 加速了先进验证语言的分析
- ✧ 通过 C 和 Tcl/Tk 接口,为用户提供开放以及可定制的体系结构
- ✧ 支持 UNIX、Linux32 位、64 位以及 32 位 Windows 平台



图示：Questa 高性能验证平台用户界面

高性能验证环境

Questa 是 Mentor Graphics 公司为业界提供的高性能、大容量、最先进验证能力的完整平台环境。通过内嵌断言引擎、高级约束求解以及广泛的功能覆盖率特征, Questa 支持基于断言的验证 (ABV)、测试自动化以及覆盖率驱动的验证 (CDV)。语言支持领域无与伦比

的优势以及灵活的结构都使得 Questa 成为一整套先进的验证方法学。

单一验证内核兼容所有主流语言并且严格遵循行业标准带来无可比拟的灵活性。Questa 整合了业界最好的技术，适合复杂 SoC 设计和验证过程中不同的抽象层次，可以有机地融合到任何工具流程之中。Questa 的技术特征在改善设计质量、确保设计和验证团队满足项目进度需求并且取得最佳设计功能的同时显著提升验证方法的生产力以及可预测性。

基于标准语言的高级验证技术

Questa 提供对多种标准语言（如 SystemVerilog、SystemC、PSL、VHDL 和 Verilog）的本质支持，并且具备以下先进的验证特征：

- ◇ 约束求解支持约束随机激励生成
- ◇ 面向对象的编程技术利用了类和继承，支持可复用验证基本结构的创建
- ◇ 测试代码可以打包在程序模块之中，支持测试代码与被测设计（DUT）之间的无竞争交互
- ◇ 可以根据一个有效的时钟沿指定测试代码驱动和采样的特定时序，时钟模块的这一机制确保避免了测试平台和 DUT 之间的竞争
- ◇ 断言可以实现错误的准确定位，帮助用户快速识别导致错误的根源
- ◇ 断言与设计结构的绑定意味着断言的开发可以独立于设计代码独立进行
- ◇ 包括断言覆盖指示和覆盖组在内的功能覆盖率特征可以检测所需的以及用户可定义的设计行为和序列

Questa 是业界第一个本质支持高层次验证和 HDL 的单内核仿真（SKS）环境的仿真器，具备更高的性能以及完全整合的调试和分析环境。单一内核支持所有语言并且使用统一的 GUI，因而语言的混合使用变得透明，带来空前的灵活性并且容易在不同语言之间移植。

Questa 内在的 SystemC 解决方案，全面支持 SystemC 验证库，并且将 SystemC 的验证能力以及设计结构紧密集成在 HDL 环境之中。SystemC 代码成为 HDL 环境的扩充，因而可以简捷而快速地创建互相之间的整合并且实现 HDL 和 SystemC 在单一 GUI 中的无缝调试。

完备的混合语言设计与验证

作为第一个在同一环境中集成了 SystemVerilog 和 SystemC 设计和验证能力的仿真器，Questa 为复杂 ASIC 和 SoC 的设计和验证建立起一个最大化生产力的平台。SystemVerilog 和 SystemC 设计结构支持更高抽象层次的建模，从而确保下一代设计的高效率创建和验证。一个全面的混合语言设计环境应该支持 SystemVerilog 和 SystemC 方式的测试平台，同时这样的测试平台可以和任何的设计语言结合使用。事务浏览使得 SystemC 的事务级建模变得容易而且可行，并且进一步提升设计和调试的效率。

测试自动化与 CDV

依靠传统的手工方式创建复杂的输入激励信号组合变得异常困难，Questa 独特的验证技术支持复杂输入激励信号组合的自动生成。应用 SystemVerilog 和 SystemC SVC 库结构可以将激励情形以约束的方式描述出来。这些约束随机特征有效推动了测试平台层次的设计复用，因而极大地缩减了测试开发和修改的次数。

约束随机测试生成和功能覆盖率度量机制可以鉴别和确定哪些功能已经被验证。功能覆盖率是对传统代码覆盖率的有效补充，传统的代码覆盖率仅仅关注 RTL 代码被测试的程度。使用功能覆盖率测量机制作为测试创建的信息反馈，工程师通过施加约束来实现专注在未经验证功能领域的随机测试。这种自动化的方法相对于手工方式而言带来巨大的生产力提升，至少可以达到几百倍手工定向测试的效率。功能覆盖率测量机制通过以下方式实现：PSL 支持测试指导、SystemVerilog 支持组测试、属性覆盖测试指导。

此外，测试平台也可以实现与设计种功能覆盖率点的动态交互。一旦检测到这些功能覆盖率点，约束求解的输入就可以实现动态修改，尽可能地命中以前未曾检测到功能覆盖率点。CDV 依据约束随机激励生成可以从一个单独的测试种自动产生多种测试情形。这一过程本质上的随机特性确保这种测试可以动态地发现为设计师们所忽视的一些边界情况方面的错误。正是由于成功地应用了 CDV 技术，Questa 迅速提升了生产力以及可预测性。

基于断言的验证

Questa 是业界基于标准最强大的 ABV 解决方案，支持 SystemVerilog 和 PSL。Questa 整合了测试 ABV、自动化以及 CDV 构成一个完整高性能的验证环境。ABV 视断言技术为验证的关键要素，确保设计与规格完全一致。通过支持所有主流验证语言和多个验证引擎（包括仿真、形式验证和硬件模拟），在验证全过程中 Questa 最大限度地发挥了断言技术的优势，从而有效提升了验证和调试生产力，确保了设计质量并且改善了验证结果的可预测性。

断言技术的应用改善了可观测性，工程师们在 ABV 验证环境的协助下可以很方便地检测到错误的源头，这将极大地改善调试效率。Questa 在其断言调试界面中内嵌 SystemVerilog 和 PSL 断言浏览功能，可以方便地标识出最有可能导致这一断言失效的事件并且直接追溯源代码中找到最原始的信号。实际的设计应用中，ABV 通常可以将跟踪、调试和修改错误的时间从两天减少到两个小时。

断言也可以和覆盖率测量机制结合使用来提升验证的效率。通过 SystemVerilog 和 PSL 中定义的覆盖率量测机制，Questa ABV 解决方案可以加速验证的收敛。通过 SystemVerilog 和 PSL 的功能覆盖率点，用户可以在功能覆盖率数据库中加入断言。这些数据将协助产生进一步提升功能覆盖率以及设计功能的测试。Questa 将先进的代码覆盖率同结构覆盖率、事务覆盖率以及通过断言技术收集到的功能覆盖率数据整合起来，为验证的质量、完备性以及效率提供及时的反馈。

集成用于断言的先进结构代码覆盖、transaction 和功能覆盖数据，对于验证的质量、全面性及有效性提供直接的反馈。

集成多语言调试

Questa 的仿真调试模式是业界最高效率的调试环境。Questa 单一的仿真器内核支持 Verilog、SystemVerilog、VHDL 和 SystemC 2.1 多语言仿真和调试的能力。完全集成的调试环境支持 SystemVerilog，内嵌 C 调试器以及断言调试环境。SystemC 与 HDL 代码具有完全一致的调试方式，所以 SystemC 实现的学习就变得十分简单。

Questa 业界领先简单易用的 GUI 确保其高效率的使用，恰当的管理模式方便 Questa 功能的应用，集成的多语言支持能力提升了验证生产力。存储器浏览器功能方便访问和修改存储器内容。

可扩展验证

作为验证技术的基础，Questa 平台可以和 Mentor Graphics 公司其它的产品实现整合，定制面向特殊方法学的可扩展验证解决方案。硬件工程师和验证工程师借助 Questa 平台可以将嵌入式软件模块纳入该验证环境之中。Questa HDL-Link 支持仿真加速，而 Questa TBX 则加速软件测试平台。对于模拟和数模混合信号方面的应用，ADvance MS 支持多个域的验证，确保最高的精度和性能。

高性能

Questa 的高性能全局优化模式也就是 vopt，支持超强的编译和仿真优化算法。vopt 流程自动优化设计中的 Verilog 和 VHDL。同默认的调试模式相比，vopt 的高性能模式能够提高 Verilog 和 VHDL/Verilog 混合 RTL 仿真性能达 10 倍。vopt 流程也可以将 Verilog 的

级性能提升 4 倍，并且将仿真容量提升超过 2 倍。Questa 本质的 SystemC 集成避免了 PLI 或者 FLI 调用中固有的性能瓶颈，明显改善整的仿真时间。

全面的产品支持和维护

Mentor Graphics 公司为行业用户提供高质量周到的支持和服务。Questa 产品研发一线的工程师将亲自为您提供协助。标准的年度维护合同将支持包括技术支持、版本升级、网上在线支持以及广泛的技术服务。

更多信息请咨询奥肯思科技有限公司各地办事处：

奥肯思科技有限公司	奥肯思科技有限公司上海办事处	奥肯思科技有限公司成都办事处
地址：北京南礼士路 66 号	地址：上海徐汇区漕溪北路 88 号	地址：成都市总府路 2 号
建威大厦 711-712	圣爱广场 1309 室	时代广场 1811B
邮编：100045	邮编：200030	邮编：610016
电话：+86-10-68058081/82/83	电话：+86-21-51521810/11/12	电话：+86-28-86716980/81
传真：+86-10-68058085	传真：+86-21-51521813	传真：+86-28-86716983